切换到窄版

CrazyFPGA»论坛首页 › IC行业茶咖› 前端设计

前端设计今日: 0|主题: 7|排名: 15

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

	隐藏置顶帖预览本版可交流系统架构设计、FPGA/ASIC前端设计、综合、算法实现等问题	iloveic_cn 2024-3-31	0249	iloveic_cn 2024-3-31 12:24
	版块主题
	预览 spnplify综合dw ip出来的网表综合成了blackbox，可能是什么问题？	iloveic_cn 2024-4-8	0253	iloveic_cn 2024-4-8 11:00
	预览为什么有scan chain的的DC综合流程里，做两次compile？而且在第二次还要加-incr	iloveic_cn 2024-3-31	1265	iloveic_cn 2024-3-31 12:29
	预览一些asic提供的ip搞来是个黑盒子，没有代码那怎么放在fpga中进行综合呢	iloveic_cn 2024-3-28	2248	CrazyBingo 2024-3-28 14:35
	预览对于组合逻辑的低功耗要怎么做？	iloveic_cn 2024-3-28	1254	crazyGuy 2024-3-28 14:13
	预览请问，工艺里dff的亚稳态参数，一般怎样可以查到呢？用来计算mtbf	iloveic_cn 2024-3-28	1225	crazyGuy 2024-3-28 14:12
	预览 vivado遇到primitive编译不过怎么办？我想把asic ip移植到fpga环境，gtech怎么处理？	iloveic_cn 2024-3-28	2293	iloveic_cn 2024-3-28 12:29

返回发新帖

快速发帖

手机版|CrazyFPGA ( 粤ICP备2023025753号 )

GMT+8, 2024-5-7 11:26 , Processed in 0.025604 second(s), 9 queries .

Powered by Discuz! X3.5 Licensed

© 2001-2023 Discuz! Team.

返回顶部 返回版块