找回密码
 立即注册
查看: 3393|回复: 1

TI60LVDS随路差分时钟没有接到PLLCLKIN管脚

[复制链接]

2

主题

0

回帖

24

积分

新手上路

积分
24
发表于 2023-7-19 16:25:11 | 显示全部楼层 |阅读模式
用TI60接收LVDS信号,但是PCB设计的时候随路差分时钟没有接到PLLCLKIN上,而是接到了普通了CLK管脚
想咨询一下ti60有没有差分时钟输入转单端接入GCLK的办法或者通过LVDS把普通管脚的差分时钟转成单端时钟后进PLL的办法~~

3

主题

25

回帖

294

积分

管理员

积分
294
发表于 2023-7-24 20:49:20 | 显示全部楼层
麻烦 ,也就是说普通IO打到GCLK上去, 麻烦
麻烦
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

手机版|CrazyFPGA ( 粤ICP备2023025753号 )

GMT+8, 2024-5-19 17:25 , Processed in 0.040831 second(s), 19 queries .

Powered by Discuz! X3.5 Licensed

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表