易灵思使用小技巧

Mingming9

在易灵思EDA软件使用的过程中摸索出来的一些小技巧，在项目设计过程中有时候有奇效

Mingming9

三态口的使用方法

Mingming9

时钟输出

Mingming9

管脚的批量绑定

Mingming9

引脚模板

Mingming9

顶层模块

Mingming9

分享一个实用的代码对齐插件（仅限使用VSCODE的选手）

下载插件后“ctrl+A” 然后 “ctrl+L”，效果如下图所示

当你看到别人杂乱不整齐的代码时，用这个方法可以一目了然端口信号和位宽。

5_27更新：插件有BUG，有时候会把你定义的信号给你优化掉，根据需求使用

6_05更新：新加入了快捷键的使用


6_05晚更新：文件夹中shift+首字母快速搜索文件

7_07下午更新：对齐的话不用全选，可以局部选中进行局部对齐，这样的话我们每次定义信号的时候就可以随意写了，完了之后一个ctrl+L,搞定！

7_18晚更新：
shift+方向键可以选中你想选的代码。从此告别鼠标

7_19更新
Ctrl+行数可以跳转到行；
在某一行Ctrl + C 可以复制一整行

7_26更新
ctrl +/ 直接注释一行（不用选中）

Mingming9

今天使用了一款新的易灵思芯片，发现不同芯片的Interface界面不同

Mingming9

易灵思官方提供了DDR3软核控制器，刚开始以为这个IP核很难配置，但是昨晚发现配置起来并不是很难，顺便整理了下IP核的调用方法

Mingming9

今天对易灵思有了新的理解。
1）初遇：因为之前一直使用的quartus，举个例子，在quartus中使用Inout定义信号就能解决双向端口的问题，但是之前在用易灵思实现IIC通信的时候，虽然定义了in_out，但是实例化的端口模板中却出现了in、out和oe三种信号，第一时间很困惑，但是最终在代码中对这三个值进行了赋值并且实现了IIC通信后，才明白为什么一个in_out会变成三个信号，当时以为想明白了；
2）疑惑：前两天在熟悉摄像头MIPI的时候，同样产生了相同的疑惑，MIPI协议主打的就是一个简单，简单粗暴的五对低压差分信号实现了高速传输，但在易灵思中定义好这五对信号后，看到实例化出的端口模板，不禁又傻了眼，为什么我仅仅在Interface Designer中定义了五对信号，实例化的时候却又出现了这么多lp_p、lp_n、hs_oe、lp_p_oe信号，并且还有dsi_txcclk_i、dsi_byteclk_i等信号，难道不是只定义了五个串行差分对吗?
3）初悟：在熟悉HDMI工程的时候，又出现了这样的疑问，为什么HDMI传输的是高速串行差分信号，但是顶层文件中却给的是并行以及oe信号，问了易灵思大佬，大佬告诉我，要看：“Interface Designer”，我才突然想到，我们设计的FPGA顶层文件，在易灵思中，不单单是与外设在交互，而是与芯片底层的单元在交互，有了这样的想法，就能解释地通为什么单单定义了一个信号，但是软件却给你生成了这么多。后面一想，可能quartus也是这么跟芯片底层交互，但是由于EDA工具，最终表现为直接跟外设进行交互，实际上中间还有一个隐藏的“芯片底层”


6_6日更新：我们在写代码的时候，操作的其实是FPGA_Core，这里可以看一下官方对Interface的解释来理解一下