设为首页收藏本站

切换到窄版

疯狂的FPGA»论坛首页 › FPGA技术交流 › 安路科技 › 关于安陆EG_LOGIC_BUFIO的使用方法

返回列表发新帖

查看: 904|回复: 1

关于安陆EG_LOGIC_BUFIO的使用方法

2 主题	3 回帖	38 积分

积分: 38

发消息

发表于 2025-4-15 20:29:17 | 显示全部楼层 |阅读模式

在使用安陆mipi的ip核时，里面用到了一个EG_LOGIC_BUFIO的代码用作时钟分频，该文件在他提供的例子中貌似没有提供，这是源语吗，该如何找到该文件？

回复

16 主题	97 回帖	370 积分

积分: 370

发消息

发表于 2025-4-15 23:20:33 | 显示全部楼层

你说的是hardware MIPI吗？我们现在的板子没有话，是soft的，还没遇到你这个问题

回复

返回列表发新帖

手机版|小黑屋|CrazyFPGA ( 粤ICP备2023025753号 )

GMT+8, 2025-5-1 12:30 , Processed in 0.043505 second(s), 19 queries .

Powered by CrazyFPGA X3.5

© 2001-2025 Discuz! Team.

快速回复 返回顶部 返回列表