找回密码
 立即注册
查看: 1068|回复: 0

block design设计出现的问题

[复制链接]

4

主题

22

回帖

121

积分

少年

积分
121
发表于 2025-4-3 21:00:33 | 显示全部楼层 |阅读模式
在block design中,把一个写好的.v作为一个module添加进block design中(该.v文件内例化了一个官方ip核SelectIo,使用的是先通过IP Catalog添加再例化),添加时出现如图报错。尝试把OOC改为global没有效果,最终只能把该IP核删掉,把IP核的v文件找出来添加进工程,才解决了问题。
想问问大家这是什么情况,还有其他的解决方式么?

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

×
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|CrazyFPGA ( 粤ICP备2023025753号 )

GMT+8, 2025-5-1 12:35 , Processed in 0.045496 second(s), 20 queries .

Powered by CrazyFPGA X3.5

© 2001-2025 Discuz! Team.

快速回复 返回顶部 返回列表