个人推荐最应该看一看的验证书籍

CrazyClock

不错不错，适合上班摸鱼看，有催眠功效

xxppno1

CrazyClock 发表于 2025-3-17 17:06
不错不错，适合上班摸鱼看，有催眠功效

这本书反正我读的时候还是蛮痛苦的,英文不好一句一句翻译软件翻译的,当时还没有这么方便的翻译插件

kelley

FPGA确实存在这样的问题，跟板子高度相关，并且有一大堆的厂商IP需要引入（仿真IP)，一般普通设计人员搞不定这些。所以都直接上板验证。不过我现在还是会跑跑精简化的TB的仿真，确保数据路径、算法功能是正确的。
UVM里面很多思想其实是可以用的，而且像interface还有sv一些特性，都i非常有用。
PS，现在systemverilog真的很友好，不要只用纯verilog了。

xxppno1

kelley 发表于 2025-3-19 09:53
FPGA确实存在这样的问题，跟板子高度相关，并且有一大堆的厂商IP需要引入（仿真IP)，一般普通设计人员搞不 ...

你一看就工作了, 40-50岁真直接上板.

xxppno1

kelley 发表于 2025-3-19 09:53
FPGA确实存在这样的问题，跟板子高度相关，并且有一大堆的厂商IP需要引入（仿真IP)，一般普通设计人员搞不 ...

我觉得就应该用sv语法机制, 来规避 现在的命名规范问题, 弄那么长名字做啥. 还有动不动连线整 1小时多.

unnormal

谢谢分享

xxppno1

unnormal 发表于 2025-3-20 08:27
谢谢分享

不客气哈