用复旦微7020片子，PS侧PLL的问题

xghuhu0422 · 发表于 2025-3-27 08:55:25

PS侧 PL Fabric Clocks配置如图，我对这个输出的100MHz做了测试，实际输出只有50MHz，请问大家遇到过类似的问题吗？

yao · 发表于 2025-3-27 09:23:19

你对这个时钟是怎么进行测试的呢？

xghuhu0422 · 发表于 2025-3-27 11:06:40

给到PL的一个pin，外边用示波器打出来的

CrazyClock · 发表于 2025-3-28 09:57:36

可以清理缓存后，重新编译生成FSBL试试

琴是晴天的情 · 发表于 2025-3-29 00:25:59

确实奇怪，如果PS外部晶振频率对的话，应该没什么问题，难不成有兼容问题？

xghuhu0422 · 发表于 2025-3-29 10:28:31

CrazyClock 发表于 2025-3-28 09:57
可以清理缓存后，重新编译生成FSBL试试

我reset了整个工程，重新编译了，就好了。可能是第一次的配置没生效吧,软件bug或者电脑问题。和这个大佬的分析一致。

		自动登录	找回密码
密码			立即注册