导读首页

暂时还没有帖子

暂时还没有帖子

2025-8-22 16:37 · vitis unified ide 2025.1 使用問題 Xilinx(AMD)

2025-8-20 12:10 · 高云布线拥塞怎么分析？求助 高云半导体

2025-8-18 15:02 · 精彩纷呈 无限畅享 尽在“干净世界”免费官网 日常分享

2025-8-14 09:36 · LFCPNX器件做SDI接收出现失锁无法识别SDI视频 Lattice

2025-7-22 00:15 · 2025-FPGA设计大赛（易灵思）题目 易灵思

2025-7-10 22:39 · "assert断言"具体是什么意思呢 工作探讨

2025-7-10 15:36 · 有没有用过小梅哥的OV5640初始化程序？？？ CMOS摄像头

2025-7-3 22:24 · 易灵思常见报错大全 易灵思

2025-6-26 14:18 · 书中56页关于占空比的公式和TL的表述是否有误？ 《FPGA时序约束教程》

2025-6-25 22:31 · 全网最单纯的FPGA技术论坛，涅槃重生，限时积分拉力赛，好礼等你来拿 论坛日志

2025-6-25 22:31 · LFCPNX 100器件如何实现MIPI DSI初始化屏幕 Lattice

2025-6-21 22:38 · 《基于Vivado的FPGA时序约束实战》配套资料 《FPGA时序约束教程》

2025-6-12 17:18 · NX硬核接收mipi时数据不对 Lattice

2025-6-6 17:38 · 分享一本断言书籍 知识分享

2025-6-6 17:37 · 超好用的资料获取网站 日常分享

2025-6-5 09:44 · MIPI TX IP的调用 易灵思

2025-6-4 09:26 · 易灵思 IIC配置代码解析 易灵思

2025-6-4 09:22 · 2024嵌入式FPGA竞赛国特-最佳创意奖-红外瞳孔追踪系统（教学向）续 易灵思

2025-6-4 09:15 · 分享一些时序约束的资料，官方出品必属精品😉 《FPGA时序约束教程》

2025-5-18 11:51 · 高云云源FPGA软件License申请 高云半导体

2025-5-18 09:25 · 5.5寸1080*1920 MIPI竖屏屏幕资料 LCD液晶模组

2025-5-15 19:26 · 对内容不满意 《FPGA时序约束教程》

2025-5-15 08:28 · fpga/ic有什么知识点是秋招/实习需要重点掌握的 知识分享

2025-5-13 09:14 · 高云eDP IP 高云半导体

2025-5-12 08:22 · 高亮度LCD产品很少 LCD液晶模组

2025-5-10 17:05 · 好用小工具分享 日常分享

2025-5-8 09:13 · 准备制作一款FPGA 无线调试器，看看大家有哪些实际需求? 工作探讨

2025-4-15 23:20 · 关于安陆EG_LOGIC_BUFIO的使用方法 安路科技

2025-4-14 18:26 · 时序违例问题 《FPGA时序约束教程》

2025-4-12 13:28 · P160页 关于-start/-end描述有误（set_multicycle_path） 《FPGA时序约束教程》

· vitis unified ide 2025.1 使用問題 Xilinx(AMD)

· 高云布线拥塞怎么分析？求助 高云半导体

· 精彩纷呈 无限畅享 尽在“干净世界”免费官网 日常分享

· LFCPNX器件做SDI接收出现失锁无法识别SDI视频 Lattice

· 2025-FPGA设计大赛（易灵思）题目 易灵思

· 有没有用过小梅哥的OV5640初始化程序？？？ CMOS摄像头

· 书中56页关于占空比的公式和TL的表述是否有误？ 《FPGA时序约束教程》

· LFCPNX 100器件如何实现MIPI DSI初始化屏幕 Lattice

· NX硬核接收mipi时数据不对 Lattice

· 高云eDP IP 高云半导体

· 关于安陆EG_LOGIC_BUFIO的使用方法 安路科技

· 时序违例问题 《FPGA时序约束教程》

· P160页 关于-start/-end描述有误（set_multicycle_path） 《FPGA时序约束教程》

· P93页关于 Timed(unsafe)和Timed的描述是错误的 《FPGA时序约束教程》

· 对于时序约束的概念比较懵逼，时序约束是干嘛的？ 《FPGA图像处理教程》

· fpga/ic有什么知识点是秋招/实习需要重点掌握的 知识分享

· stream to video out输出时序问题 Xilinx(AMD)

· block design设计出现的问题 Xilinx(AMD)

· 对内容不满意 《FPGA时序约束教程》

· FPGA碰上深度学习 工作探讨

· 有关直接捕获和正常捕获困惑 《FPGA时序约束教程》

· 注册新用户 - 娃娃 论坛日志

· 易灵思常见报错大全 易灵思

· 有没有大佬讲讲=从算法到RTL=的思路历程 知识分享

· ILA数据深度设置 Xilinx(AMD)

· 我也收到书了，一起学学呀 《FPGA时序约束教程》

· verilog资料分享 知识分享

· 好用小工具分享 日常分享

· Pango使用交流 紫光同创

· 关于书中34页表格中的疑惑 《FPGA时序约束教程》