导读首页

暂时还没有帖子

暂时还没有帖子

2025-6-21 22:38 · 《基于Vivado的FPGA时序约束实战》配套资料 《FPGA时序约束教程》

2025-4-16 16:42 · 好用小工具分享 日常分享

2025-4-15 23:23 · fpga/ic有什么知识点是秋招/实习需要重点掌握的 知识分享

2025-4-15 23:20 · 关于安陆EG_LOGIC_BUFIO的使用方法 安路科技

2025-4-14 18:26 · 时序违例问题 《FPGA时序约束教程》

2025-4-14 12:12 · 准备制作一款FPGA 无线调试器，看看大家有哪些实际需求? 工作探讨

2025-4-13 00:18 · 对内容不满意 《FPGA时序约束教程》

2025-4-12 13:28 · P160页 关于-start/-end描述有误（set_multicycle_path） 《FPGA时序约束教程》

2025-4-12 11:10 · P93页关于 Timed(unsafe)和Timed的描述是错误的 《FPGA时序约束教程》

2025-4-11 08:59 · 对于时序约束的概念比较懵逼，时序约束是干嘛的？ 《FPGA图像处理教程》

2025-4-10 19:58 · FPGA + ARM 方案架构，大家有那些实际需求？ FPGA+RK方案

2025-4-9 19:47 · 一直有个疑问 什么是好的RTL编码方式 日常分享

2025-4-9 09:10 · 全网最单纯的FPGA技术论坛，涅槃重生，限时积分拉力赛，好礼等你来拿 论坛日志

2025-4-6 15:53 · stream to video out输出时序问题 Xilinx(AMD)

2025-4-3 22:06 · 《基于Vivado的FPGA时序约束实战》勘误 《FPGA时序约束教程》

2025-4-3 21:00 · block design设计出现的问题 Xilinx(AMD)

2025-4-3 00:04 · 高亮度LCD产品很少 LCD液晶模组

2025-4-2 19:51 · 有没有大佬讲讲=从算法到RTL=的思路历程 知识分享

2025-4-2 19:50 · 易灵思常见报错大全 易灵思

2025-4-2 16:20 · 准备更换安陆平台 安路科技

2025-4-1 10:03 · CrazyFPGA论坛还需要优化的地方 论坛日志

2025-3-31 22:43 · FPGA碰上深度学习 工作探讨

2025-3-31 21:02 · vivado编译报错导致编译中断 Xilinx(AMD)

2025-3-31 17:00 · Pango使用交流 紫光同创

2025-3-31 16:42 · verilog资料分享 知识分享

2025-3-31 14:48 · 有关直接捕获和正常捕获困惑 《FPGA时序约束教程》

2025-3-31 14:37 · 请教：关于AD9172 JESD 断链的问题 Xilinx(AMD)

2025-3-31 14:08 · 注册新用户 - 娃娃 论坛日志

2025-3-31 14:06 · 删库跑路喝茶后，CrazyFPGA论坛又回来了！ 论坛日志

2025-3-31 13:56 · 分享一些时序约束的资料，官方出品必属精品😉 《FPGA时序约束教程》

· 关于安陆EG_LOGIC_BUFIO的使用方法 安路科技

· 时序违例问题 《FPGA时序约束教程》

· P160页 关于-start/-end描述有误（set_multicycle_path） 《FPGA时序约束教程》

· P93页关于 Timed(unsafe)和Timed的描述是错误的 《FPGA时序约束教程》

· 对于时序约束的概念比较懵逼，时序约束是干嘛的？ 《FPGA图像处理教程》

· fpga/ic有什么知识点是秋招/实习需要重点掌握的 知识分享

· stream to video out输出时序问题 Xilinx(AMD)

· block design设计出现的问题 Xilinx(AMD)

· 对内容不满意 《FPGA时序约束教程》

· FPGA碰上深度学习 工作探讨

· 有关直接捕获和正常捕获困惑 《FPGA时序约束教程》

· 注册新用户 - 娃娃 论坛日志

· 易灵思常见报错大全 易灵思

· 有没有大佬讲讲=从算法到RTL=的思路历程 知识分享

· ILA数据深度设置 Xilinx(AMD)

· 我也收到书了，一起学学呀 《FPGA时序约束教程》

· verilog资料分享 知识分享

· 好用小工具分享 日常分享

· Pango使用交流 紫光同创

· 关于书中34页表格中的疑惑 《FPGA时序约束教程》

· 请教：关于AD9172 JESD 断链的问题 Xilinx(AMD)

· Xilinx烧录验证 Xilinx(AMD)

· 《基于Vivado的FPGA时序约束实战》勘误 《FPGA时序约束教程》

· 高云云源FPGA软件License申请 高云半导体

· 学！学！学！ 《FPGA时序约束教程》

· 用复旦微7020片子，PS侧PLL的问题 Xilinx(AMD)

· 关于书中的疑惑 《FPGA时序约束教程》

· 易灵思开发板技术咨询 易灵思

· 准备制作一款FPGA 无线调试器，看看大家有哪些实际需求? 工作探讨

· 新书已到手，记录学习之旅 《FPGA时序约束教程》