设为首页收藏本站

 找回密码
 立即注册
快捷导航
搜索
疯狂的FPGA»导读 › 最新发表
订阅

最新发表

标题 版块/圈子 作者 回复/查看 最后发表
有没有做过 mini led的？New LCD液晶模组 shero_22 昨天 16:38 027 shero_22 昨天 16:38
vitis unified ide 2025.1 使用問題新人帖 Xilinx(AMD) moonsky 2025-8-22 0185 moonsky 2025-8-22 16:37
高云布线拥塞怎么分析？求助 高云半导体 Jade3055811749 2025-8-18 2275 Jade3055811749 2025-8-20 12:10
精彩纷呈 无限畅享 尽在“干净世界”免费官网新人帖 日常分享 xhl777 2025-8-18 054 xhl777 2025-8-18 15:02
LFCPNX器件做SDI接收出现失锁无法识别SDI视频 Lattice Mr_cen 2025-8-14 0260 Mr_cen 2025-8-14 09:36
2025-FPGA设计大赛（易灵思）题目 易灵思 admin 2025-7-22 0634 admin 2025-7-22 00:15
有没有用过小梅哥的OV5640初始化程序？？？ CMOS摄像头 shero_22 2025-6-30 7824 shero_22 2025-7-10 15:36
书中56页关于占空比的公式和TL的表述是否有误？ 《FPGA时序约束教程》 Jade3055811749 2025-6-25 2910 Jade3055811749 2025-6-26 14:18
LFCPNX 100器件如何实现MIPI DSI初始化屏幕新人帖 Lattice Mr_cen 2025-6-24 1772 CrazyBingo 2025-6-25 22:31
NX硬核接收mipi时数据不对 Lattice shero_22 2025-6-5 61268 Mr_cen 2025-6-12 17:18
高云eDP IP 高云半导体 always@ 2025-5-8 32509 always@ 2025-5-13 09:14
关于安陆EG_LOGIC_BUFIO的使用方法 安路科技 Sue 2025-4-15 13390 CrazyBingo 2025-4-15 23:20
时序违例问题新人帖 《FPGA时序约束教程》 cssfpga 2025-4-11 44053 cssfpga 2025-4-14 18:26
P160页 关于-start/-end描述有误（set_multicycle_path） 《FPGA时序约束教程》 kelley 2025-4-10 13344 CrazyTiming 2025-4-12 13:28
P93页关于 Timed(unsafe)和Timed的描述是错误的 《FPGA时序约束教程》 kelley 2025-4-9 23423 CrazyTiming 2025-4-12 11:10
对于时序约束的概念比较懵逼，时序约束是干嘛的？新人帖 《FPGA图像处理教程》 Librarian 2025-4-9 25657 Librarian 2025-4-11 08:59
fpga/ic有什么知识点是秋招/实习需要重点掌握的 知识分享 klxh 2025-4-7 33286 unnormal 2025-5-15 08:28
stream to video out输出时序问题 Xilinx(AMD) 琴是晴天的情 2025-4-6 13690 琴是晴天的情 2025-4-6 15:53
block design设计出现的问题 Xilinx(AMD) 琴是晴天的情 2025-4-3 03692 琴是晴天的情 2025-4-3 21:00
对内容不满意新人帖 《FPGA时序约束教程》 Majesty 2025-4-1 44365 klxh 2025-5-15 19:26
FPGA碰上深度学习 工作探讨 吴彦祖 2025-3-31 1983 klxh 2025-3-31 22:43
有关直接捕获和正常捕获困惑新人帖 《FPGA时序约束教程》 lvguichen 2025-3-31 1892 CrazyTiming 2025-3-31 14:48
注册新用户 - 娃娃新人帖 论坛日志 QQQuinton 2025-3-31 0999 QQQuinton 2025-3-31 14:08
易灵思常见报错大全 易灵思 CrazyCat 2025-3-31 31296 huazai1995 2025-7-3 22:24
有没有大佬讲讲=从算法到RTL=的思路历程 ...2 知识分享 吴彦祖 2025-3-31 104067 CrazyBingo 2025-4-2 19:51
ILA数据深度设置 Xilinx(AMD) 琴是晴天的情 2025-3-28 41318 琴是晴天的情 2025-3-30 00:07
我也收到书了，一起学学呀新人帖 《FPGA时序约束教程》 billchen 2025-3-28 44311 CrazyBingo 2025-3-30 16:26
verilog资料分享 知识分享 吴彦祖 2025-3-28 51319 吴彦祖 2025-3-31 16:42
好用小工具分享  ...2 日常分享 吴彦祖 2025-3-28 101323 unnormal 2025-5-10 17:05
Pango使用交流新人帖 紫光同创 吴彦祖 2025-3-28 71263 吴彦祖 2025-3-31 17:00
关于书中34页表格中的疑惑 《FPGA时序约束教程》 yao 2025-3-27 3975 yao 2025-3-28 09:52
请教：关于AD9172 JESD 断链的问题 Xilinx(AMD) CrazyClock 2025-3-27 44393 CrazyClock 2025-3-31 14:37
Xilinx烧录验证新人帖 Xilinx(AMD) always@ 2025-3-27 13772 CrazyBingo 2025-3-27 14:03
《基于Vivado的FPGA时序约束实战》勘误  ...2 《FPGA时序约束教程》 CrazyTiming 2025-3-27 106240 CrazyTiming 2025-4-3 22:06
高云云源FPGA软件License申请 高云半导体 CrazyBingo 2025-3-27 22940 unnormal 2025-5-18 11:51
学！学！学！新人帖 《FPGA时序约束教程》 CongQian 2025-3-27 1929 吴彦祖 2025-3-28 09:31
用复旦微7020片子，PS侧PLL的问题 Xilinx(AMD) xghuhu0422 2025-3-27 51340 xghuhu0422 2025-3-29 10:28
关于书中的疑惑  ...2 《FPGA时序约束教程》 yao 2025-3-26 103032 ausiren 2025-3-28 00:32
易灵思开发板技术咨询新人帖 易灵思 fzc2188 2025-3-26 1672 CrazyBingo 2025-3-30 22:15
准备制作一款FPGA 无线调试器，看看大家有哪些实际需求? 工作探讨 Shane.F 2025-3-24 51058 unnormal 2025-5-8 09:13
新书已到手，记录学习之旅 《FPGA时序约束教程》 yao 2025-3-23 61339 GET 2025-3-26 11:15
FPGA复位策略新人帖 Xilinx(AMD) GET 2025-3-22 95457 GET 2025-3-27 11:39
准备更换安陆平台新人帖 安路科技 xghuhu0422 2025-3-22 92257 klxh 2025-4-2 16:20
安路的大IP怎么获取 安路科技 seanhu 2025-3-21 31093 CrazyBingo 2025-3-22 14:29
FPGA笔记模板 Xilinx(AMD) seanhu 2025-3-21 1783 CrazyBingo 2025-3-22 14:30
vivado编译完成后提示音 Xilinx(AMD) seanhu 2025-3-21 2731 IC牛马 2025-3-27 09:00
MODELSIM使用技巧 Xilinx(AMD) seanhu 2025-3-21 61495 FPGA低才生 2025-3-27 10:50
modelsim打开和生成VCD文件的方法新人帖 Xilinx(AMD) seanhu 2025-3-21 2807 xxppno1 2025-3-22 14:38
操作程序FLASH时第一次操作会失败 Xilinx(AMD) FPGA低才生 2025-3-21 4736 FPGA低才生 2025-3-22 11:35
高频交易中的FPGA应用新人帖 工作探讨 Shane.F 2025-3-21 11085 moonsky 2025-3-21 10:34
123下一页
导读首页

手机版|小黑屋|CrazyFPGA ( 粤ICP备2023025753号 )

GMT+8, 2025-9-4 09:07 , Processed in 0.031514 second(s), 14 queries .

Powered by Discuz! X3.5

© 2001-2025 Discuz! Team.