找回密码
 立即注册
收藏本版 |订阅

Xilinx(AMD) 今日: 0|主题: 29|排名: 17 

作者 回复/查看 最后发表
stream to video out输出时序问题 琴是晴天的情 2025-4-6 11052 琴是晴天的情 2025-4-6 15:53
block design设计出现的问题 琴是晴天的情 2025-4-3 01069 琴是晴天的情 2025-4-3 21:00
vivado编译报错导致编译中断  ...2 shero_22 2025-3-20 161910 CrazyTiming 2025-3-31 21:02
请教:关于AD9172 JESD 断链的问题 CrazyClock 2025-3-27 41229 CrazyClock 2025-3-31 14:37
ILA数据深度设置 琴是晴天的情 2025-3-28 4525 琴是晴天的情 2025-3-30 00:07
用复旦微7020片子,PS侧PLL的问题 xghuhu0422 2025-3-27 5464 xghuhu0422 2025-3-29 10:28
在AI的浪潮中,FPGA是否能吃上这蛋糕? 新人帖  ...2 yao 2025-3-18 15692 琴是晴天的情 2025-3-29 00:40
FPGA硬件加速 新人帖  ...2 琴是晴天的情 2025-3-16 19757 琴是晴天的情 2025-3-28 21:35
Xilinx烧录验证 新人帖 always@ 2025-3-27 11196 CrazyBingo 2025-3-27 14:03
FPGA复位策略 新人帖 GET 2025-3-22 92054 GET 2025-3-27 11:39
MODELSIM使用技巧 seanhu 2025-3-21 6613 FPGA低才生 2025-3-27 10:50
vivado编译完成后提示音 seanhu 2025-3-21 2290 IC牛马 2025-3-27 09:00
modelsim打开和生成VCD文件的方法 新人帖 seanhu 2025-3-21 2250 xxppno1 2025-3-22 14:38
FPGA笔记模板 seanhu 2025-3-21 1251 CrazyBingo 2025-3-22 14:30
操作程序FLASH时第一次操作会失败 FPGA低才生 2025-3-21 4243 FPGA低才生 2025-3-22 11:35
FPGA设计需要什么样的电脑配置 新人帖  ...2 一介散修 2025-3-16 11542 seanhu 2025-3-21 15:44
位宽转换 新人帖  ...2 Sue 2025-3-19 17554 klxh 2025-3-21 14:42
vivado波形中marker显示不完整 yao 2025-3-20 2297 yao 2025-3-21 09:34
【奥唯思】奥唯思各XLILINX开发板FLASH型号,程序固化必看!!! 新人帖 CrazyStuff 2025-3-20 2389 xghuhu0422 2025-3-21 09:24
【奥唯思】VF-X100K676使用指南 CrazyStuff 2025-3-20 1335 CrazyBingo 2025-3-20 22:47
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则

手机版|小黑屋|CrazyFPGA ( 粤ICP备2023025753号 )

GMT+8, 2025-5-1 12:54 , Processed in 0.028496 second(s), 11 queries .

Powered by CrazyFPGA X3.5

© 2001-2025 Discuz! Team.

返回顶部 返回版块