设为首页收藏本站

切换到窄版

疯狂的FPGA»论坛首页 › FPGA技术交流 › Xilinx(AMD) › stream to video out输出时序问题

返回列表发新帖

查看: 1059|回复: 1

stream to video out输出时序问题

琴是晴天的情

4 主题	22 回帖	123 积分

积分: 123

发消息

发表于 2025-4-6 15:51:55 | 显示全部楼层 |阅读模式

各位大佬，vtc IP核产生的时序是正常的，但是接入stream to video out这个IP核，出来的时序就没有了，请问这是怎么回事

本帖子中包含更多资源

您需要登录才可以下载或查看，没有账号？立即注册

×

回复

琴是晴天的情

4 主题	22 回帖	123 积分

积分: 123

发消息

楼主| 发表于 2025-4-6 15:53:35 | 显示全部楼层

仿真波形

本帖子中包含更多资源

您需要登录才可以下载或查看，没有账号？立即注册

×

回复

返回列表发新帖

手机版|小黑屋|CrazyFPGA ( 粤ICP备2023025753号 )

GMT+8, 2025-5-2 12:54 , Processed in 0.046581 second(s), 21 queries .

Powered by CrazyFPGA X3.5

© 2001-2025 Discuz! Team.

快速回复 返回顶部 返回列表