zynq7015与cmos mipi接口调试问题
您好，我们参照奥唯思的zynq7020+SC130GS（mipi接口做了如下设计）：zynq7015+SC130GS (MIPI接口)， 为了节约pcb空间， mipi走线完全参照开发板的设计，未引出LP接口，直接是 SC130GS 的mipi接口通过100欧姆差分电阻，直接接入zynq7015 bank（2.5V）的LVDS IO, 同时在PL部分使用了开发板提供的mipi的IP。上电后通过IIC配置CMOS寄存器后，使用示波器抓mipi data lane，有mipi波形输出；但是用PL的ILA抓mipi ip的输出端，无pix_clk,hs,vs,index的信号输出，估计是mipi ip未正确解出时钟或者数据。
请问：1）开发板提供的mipi的ip是否可以用于7020外的其他zynq7000系列芯片
2）我们将开发板中的3.3vbank电压改为了2.5v， 端接电阻100欧姆是否需要做改动
3）由于参考你们的设计，这次LP接口没有引出，如果使用xilinx的ip，没有LP接口引入，是否可以用？（之前我们的设计是加了lp接口的，xilinx mipi ip可以使用，但是这次没有加）
4）其它是否有需要注意的地方，若有，请指点
（1）理论上可以支持7系列（前提芯片有BUFIO和BUFR）；同样的在A7上可以工作；
（2）100R外部电阻可以去掉，建议开启片内TERM，否则会影响信号完整性；
（3）Xilinx我们即使引入LP信号也无法正常点亮（仿真无输出），故未能提供Xilinx版本Demo；
（4）注意P/N交换。我们的开发板P/N是反相的，IP里面做了反相。如果P/N是同相的，搜索ISERDESE2，把数据反相改回来。
（5）注意Lane顺序。0/1/2/3不能接反/交错。 "（4）注意P/N交换。我们的开发板P/N是反相的，IP里面做了反相。如果P/N是同相的，搜索ISERDESE2，把数据反相改回来。"
数据和时钟都反了吗还是只是数据或者时钟反了？ superman 发表于 2024-1-3 14:18
"（4）注意P/N交换。我们的开发板P/N是反相的，IP里面做了反相。如果P/N是同相的，搜索ISERDESE2，把数据反 ...
就数据
页:
[1]