- 本版可交流系统架构设计、FPGA/ASIC前端设计、综合、算法实现等问题 (0篇回复)
- spnplify综合dw ip出来的网表综合成了blackbox,可能是什么问题? (0篇回复)
- 为什么有scan chain的的DC综合流程里,做两次compile?而且在第二次还要加-incr (1篇回复)
- 一些asic提供的ip搞来是个黑盒子,没有代码那怎么放在fpga中进行综合呢 (2篇回复)
- 对于组合逻辑的低功耗要怎么做? (1篇回复)
- 请问,工艺里dff的亚稳态参数,一般怎样可以查到呢?用来计算mtbf (1篇回复)
- vivado遇到primitive编译不过怎么办?我想把asic ip移植到fpga环境,gtech怎么处理? (2篇回复)
页:
[1]